negros maripaz trabajo antideslizante de zapatos TFuKJ31cl5
niño Zapato Landos; comunión Landos primera Zapato niño comunión primera qAS35L4Rjc
Zapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT
| Artículos | 17 NOV 1995
Del CISC al MPP
Angel Casado.

Desde siempre los diseñadores de arquitecturas de ordenadores han tenido un reto en mente: hacer que los ordenadores fueran cada vez más rápidos, más potentes en prestaciones y más baratos. Uno de los caminos para lograr este objetivo ha sido la vía del multiproceso.

Inicialmente, allá por los años 60, el objetivo de los diseñadores era fabricar un hardware que facilitase su uso por los programadores de entonces, que utilizaban para su trabajo el lenguaje máquina (assembler). Con esta premisa se diseñaron arquitecturas como la de los ordenadores IBM 360, con gran número de instrucciones (más de 400) de diferentes formatos y longitudes (algunas de ellas muy sofisticadas como el calcular el CRC de un bloque de datos), pero siempre con la idea en mente de ayudar al programador.

Para poder implementar esta variedad de instrucciones, formatos, etc., se realiza un uso extensivo de la microprogramación, como un nivel intermedio (firmware) que facilita el poder implementar estas arquitecturas complejas dentro de la lógica digital.

Así tenemos ejemplos de estas máquinas como el IBM 360/370/390, el PDP11/VAX11, el Intel 8080/8086/80x86, el Motorola 68000, etcétera. Esto es lo que hoy en día se denomina arquitecturas CISC (Complex Instruction Set Computers)

En la década de los setenta, varios investigadores en los laboratorios IBM y en el la Universidad de California en Berkeley, descubren lo que ellos denominan el efecto 80/20, o sea, que el 20 por ciento de las instrucciones se ejecutan el 80 por ciento del tiempo. Este fenómeno induce la idea de construir ordenadores o chips, que sólo incluyan aquellas instrucciones simples que se ejecutan la mayor parte del tiempo, de forma que el resto de las instrucciones se ejecuten por software como una combinación de esas otras instrucciones simples. El objetivo de este planteamiento de diseño es que todas las instrucciones se ejecuten en un solo ciclo de reloj, con un diseño LOAD/STORE, un solo formato y que sean unos chips fáciles de fabricar con la tecnología que entonces se empezaba a investigar (tecnología CMOS). A estos condicionantes se unía que por aquel entonces (finales de los 70) cada vez se usaba menos el lenguaje ensamblador, por lo que no era necesario diseñar una arquitectura con un juego de instrucciones fáciles de usar, ya que la mayor parte de los programas se escribían en lenguajes de alto nivel como Cobol, C, 4GL, etc. Este es el origen de las arquitecturas RISC (Reduced Instruction Set Computers) para de de zapatos baratos vestir hombre piel negros ZiOXlwPkuT

Más rápido

Independientemente de que se usen arquitecturas CISC o RISC, los diseñadores de ordenadores se enfrentan al problema de como hacer que un ordenador sea más rápido, y las soluciones son tres:

- Aumentar la velocidad del reloj (MHz de la CPU)

- Aumentar el nivel de pipelining

- Aumentar el nivel de superscalar

Aumentar la velocidad del reloj, es la idea más simple, pero su implementación no es sencilla. La idea en la que se basa es que si en una CPU se ejecuta una instrucción (en el caso de RISC) o varias instrucciones (en el caso de CISC) si hacemos que el reloj vaya más rápido, se ejecutarán los programas más rápidamente. Ahora bien; esto no es tan sencillo como parece. Al aumentar la velocidad del reloj, los tiempos de travesía dentro de los propios chips, ya no son despreciables, y se empiezan a producir problemas por ecos de señal dentro del chip. La solución es hacer que los chips sean cada vez más pequeños, con lo cual puede obviarse este problema, pero ello conlleva procesos de fabricación cada vez más complejos.

De Mochila Skull Sugar Wobag Compre Lona Mochila 6 Del Dive A25 Bolsos Moda Viaje Hombres Mochila De Flag De Novedad Mujeres Para De Diseño Mochila nwOP0k

Pipelining

La segunda vía de optimización es la del pipelining, que consiste en la ejecución en paralelo de las diferentes tareas que componen una instrucción (recuperar la instrucción desde memoria, decodificarla, recuperar los operandos, ejecutarla y almacenar los resultados). Estas tareas se pueden hacer como en tubos (pipes) en paralelo, de tal modo que cuando se ejecuta la tarea 3 de una instrucción, a la vez tiene lugar la tarea 2 de la siguiente instrucción, y la tarea 1 de la instrucción siguiente a la siguiente. Esta técnica está altamente desarrollada y todos los chips modernos la usan en su máxima extensión.

Superscalar

La tercera vía de optimización es la del superscalar, que es la ejecución de varias instrucciones a la vez en un solo ciclo de CPU. Esta es una idea interesante, pues permite multiplicar por tres o por cuatro la velocidad efectiva de la CPU. Ahora bien, también tiene sus problemas y sus límites. Si al ejecutar varias instrucciones a la vez, una de ellas es una bifurcación, las instrucciones que le siguen puede que no tengan que ejecutarse, con lo cual, si se ejecutan, hay que echarlas para atrás. Esta situación se puede mejorar con compiladores inteligentes, que reordenan parte del código para minimizar estas situaciones y por procesadores inteligentes que especulan acerca de cuál puede ser la bifurcación (recordando las bifurcaciones anteriores) y optimizan esta situación. Ahora bien, esta optimización tienes sus límites: se sabe que a partir de un nivel determinado de superscalar (cuando se ejecutan seis instrucciones a la vez) la eficiencia baja mucho, y ya no resulta rentable.

Una vez llegados a los límites tecnológicos, los diseñadores de ordenadores se plantean que un nuevo método para aumentar el rendimiento de un ordenador: utilizar más de un procesador en dos posibles alternativas:

- Soluciones SMP (Symmetric Multi Processing)

- Soluciones MPP (Massive Paralell Processing)

SMP

La solución SMP consiste en unir varios procesadores en un mismo sistema, compartiendo la memoria (excepto la primera página que se usa para control del procesador), los canales, unidades E/S, etcétera. En una arquitectura SMP existen varios programas (tareas) ejecutándose físicamente a la vez, de forma que cada porción de un programa puede ser ejecutado por diferentes procesadores. En las soluciones SMP, la CPU es un recurso más del sistema operativo, que se gestiona a base de colas como cualquier recurso más (memoria, unidades E/S, etc.) Para poder implementar esta solución por parte del sistema operativo, la arquitectura del procesador tiene que tener instrucciones de control de la CPU, y el concepto de identidad y propiedad del procesador, de tal modo que el sistema operativo pueda asignar el recurso a una tarea. Así, por ejemplo, el chip Pentium tiene instrucciones de control de multiproceso, pero no el procesador 80486, por lo que sólo pueden fabricarse sistemas SMP con Pentiums y no con 80486s. Las soluciones SMP están muy de actualidad hoy en día. De hecho, estamos asistiendo al proceso de madurez de este tipo de solución, con implementaciones bastante potentes de hasta 16 CPUs en un sistema SMP con muy buenos rendimientos. Las limitaciones se encuentran cuando se trata de interconectar un gran número de CPUs dentro de un sistema, y los problemas vienen esencialmente por dos vías: el control de recursos (spins locks) y la coherencia de los cachés.

El primer problema se refiere al hecho de que los recursos que son comunes a todas las CPUs, hay que protegerlos cuando se actualizan. Si hay muchas CPUs, se produce un cuello de botella a la hora de su uso y las CPUs gastan mucho tiempo esperando en que las otras CPUs terminen de hacer uso de esos recursos.

El segundo problema es la coherencia de los cachés. Las CPUs, para hacer un buen uso de las memorias, implementan unas memorias rápidas denominadas cachés, a menudo dentro del mismo chip que la CPU. Ahora bien, el hecho de que una página de memoria esté en el cache de una CPU (porque la está usando) plantea un problema de coherencia cuando otra CPU intensa usar esa página de memoria. Para solucionar este problema, los multiprocesadores implementan algún mecanismo para mantener la coherencia de esos ca

Imprimir

Zapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT

Subir

TE PUEDE INTERESAR...

Zapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT

Tecnología

La inteligencia artificial, el 5G y el consumidor, en el foco del MWC 2019 según Accenture

Tecnología

Zapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT

AWS lanza una suscripción de almacenamiento más barata para Elastic File System

Comentar
Para comentar, es necesario iniciar sesión
Se muestran
0 comentarios
Revista Digital CW Febrero 2019
Zapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT

Claves de la inversión tecnológica en 2019

¿Qué tecnologías y proyectos digitales acapararán las mayores inversiones este año? En su edición de febrero, la revista ComputerWorld intenta aportar luz al respecto en un Especial de contenidos en el que da voz a relevantes expertos del mercado.

Disponible para descarga:
de mujeres bolsa de PU Dedo de alta de tipo marca oro caja mensajero de cuero Nm08nw

Las ciberamenazas de 2018

En 2018, los ciberataques ocurrieron con una rapidez sin precedentes y en sólo unos segundos se lograron cifrar o vulnerar ordenadores. Afortunadamente, la inteligencia artificial se convirtió en un aliado fundamental para combatirlos. En este documento, Darktrace desvela las vulnerabilidades descubiertas el pasado año gracias a est...

Contenido Destacado

Panasonic acelera el tiempo de entrega de su tecnología robusta

De 90 a 30 días. Así disminuirá a partir del próximo mes de junio el plazo de entrega de la gama Toughbook de Panasonic, que integra portátiles, tabletas y dispositivos móviles ultrarresistentes.

Próximos Webinars
Bandolera25 Bolso hombres de Rm Bolso hombres Bandoleras Piel Bolso Blanco Gol de Bandoleras xQshrBdotC

Blockchain en la cadena alimentaria: confianza, trazabilidad, transparencia

La tecnología de cadena de bloques aplicada al sector agroalimentario puede generar importantes beneficios a empresas y consumidores. Descubra cómo.

Cloud a escala: segura, gobernada y eficiente

Gestionar cloud para toda la organización conlleva un nuevo modelo tecnológico con nuevos retos.

Partnerzones IDG
Revistas Digitales IDG

Contenidos Destacados

Así es el almacenamiento flash más rápido del mundo

de cm DefeaBolso Hombro 5x19 Kipling Mujer33x24 para uKcFTJ5l13

Diseñado especialmente para negocios de misión crítica, el sistema de almacenamiento all-flash OceanStor Dorado V3 ofrece un alto rendimiento, fiabilidad y eficiencia reforzados por la tecnología FlashLink.

FlashLink: el secreto para el almacenamiento flash de alto rendimiento

La clave de éxito de Huawei en almacenamiento radica en una potente tecnología que ofrece un alto rendimiento gracias al chip, a la arquitectura y al sistema operativo que integra.

Contenidos Destacados

El control de pasaportes y DNI se simplifica gracias a la tecnología

Los usuarios de la tableta robusta de Panasonic (muchos guardias y policías sin ir más lejos) tendrán ahora más fácil verificar documentos de identificación gracias a una nueva solución que integra este dispositivo.

El nuevo 'marketing data inspired' de las tecnológicas B2B para captar más clientes

Bolso Anekke bandolera cierre con de cremallera 4Aj3R5L

Cada vez más tecnológicas se orientan al cliente para desarrollar mejores productos y soluciones. Sin embargo, apenas aplican el enfoque 'customer centric' en su marketing y comunicación, donde grandes marcas están encontrando nuevas oportunidades gracias al marketing digital, los contenidos o el 'Account Based Marketing'.

Whitepapers

Cinco herramientas para aumentar la eficacia del equipo de seguridad

Hoy en día, los equipos de seguridad están tan abrumados que les resulta casi imposible abordar las amenazas cibernéticas con celeridad. De hecho, pueden tardar un mes o más en identificar una amenaza y responder a ella: todo el tiempo del mundo para que el atacante cause estragos sin que nadie lo advierta.

Estrategias de IoT. De la sensorización a la creación de nuevos modelos de negocio

Zapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT

Este informe de IDG Research se centra en ofrecer claridad a las empresas que quieren tener éxito en sus proyectos de IoT. Tras el análisis de múltiples casos de uso en el mercado español, se presenta un modelo con los principios a considerar en el desarrollo de una estrategia.

Conocedell

Dell EMC optimiza la virtualización de MACER

esquí yellow quiksilver chalecos quiksilver corte Chaqueta AMBITION Quiksilver Chaquetas y cadmium monederos abrigos Hombre ingles corte ingles de j34AqL5RSc

El proyecto ha consistido en la migración y puesta en marcha de un sistema de hiperconvergencia basado en Dell EMC VxRail, así como el despliegue de la solución de replicación RecoverPoint para máquinas virtuales.

Transformando las TI

El sector financiero apunta a la adopción de nube pública

La adopción de enfoques cloud nativos y de entornos multicloud, el 'open banking' y el 'blockchain' están definiendo la aplicación de tecnología en las finanzas.

Próximo especial Computerworld

Próximos Eventos
Ciberseguridad
Zapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT
Ciberseguridad

Ciberseguridad 2019

Ciberseguridad 2019

Ver más
Inteligencia Artificial
Inteligencia artificial
Ver más
Tweets por @computerworldes

The IDG Network Zapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT
  • PCWorld
  • CIO
  • CSO España
  • ComputerWorld
  • NetworkWorld
  • DealerWorld
  • Macworld
  • Eventos ComputerworldZapatos Latouche en mujer Negro Mocasines de piel LVSvmf negros PkuZiOXT
  • GameProTV
  • Documentos Computerworld
©2019 IDG Communications S.A.U. - Política de Privacidad - Política de Cookies - Aviso Legal